Stage - Ingénieur/Master - Composants et équipements électroniques
Commissariat A Le Energie Atomique
Grenoble,
il y a 1 mois

Description de l'offre

En microélectronique une voie alternative à l'augmentation de la fonctionnalité peut-être être adressée soit par la réduction de la taille des transistors soit par de l'intégration 3D.

En effet cet empilement vertical des composants permet une amélioration significative des performances électriques d'un système : une diminution de la consommation, des facteurs de forme plus performants, un plus faible cout, des fonctionnalités étendues, des possibilités d'intégration hétérogène Aujourd'hui certains produits (imagerie, processeurs, mémoires ) sont déjà produit avec des empilements verticaux.

Pour la réussite de ces produits, les techniques d'interconnexions verticales sont critiques et toujours de plus faibles dimensions.

Dans ce cadre, une des technologies d'interconnexion développées depuis plusieurs années est le collage hybride Cuivre-Oxyde (ou collage direct) puisqu' elle est considéré comme l'une des approches les plus prometteuses pour atteindre une haute densité d'interconnexion et donc de hautes performances d'échanges d'informations.

Aujourd'hui cette technique de connexion est même utilisée technique en production dans le domaine des imageurs.Une des filières en développement au laboratoire est le collage 'puce à plaque' (Die to Wafer : D2W).

Les avantages majeurs de cette intégration sont : des possibilités de co-intégration technologique plus importantes qu'en wafer to wafer et aussi le Known Good Die avec objectif de trier les puces fonctionnelles avant report.

La topologie de surface est un élément clé pour assurer une qualité d'intégration permettant de bonnes performances du dispositif final après collage.

Dans ce contexte, l'impact d'une caractérisation électrique des dispositifs avant report sur la qualité d'interface, n'est pas connue mais nécessaire à priori.

Le stage adresse : 1- La problématique de l'approche Known Good Die : développement de la méthodologie de test des puces avant collage (Etude Bibliographique, identification des pointes de test nécessaires, DOE, caractérisation morphologique des plots de test), le but étant de conserver une l'interface de collage de bonne qualité,2-

Réalisation des substrats et caractérisation de leur état de surface : création des niveaux de collage, gestion du protocole de découpe et d'assemblage,3-

Caractérisation morphologie de l empilement et tests électriques des puces assemblées, (sur des véhicules de test simples existants),4-

Support et analyse des essais de fiabilité environnementale (Stockage humide, thermique, électromigration sur les véhicules de test existants).

Ingénieur / Master

Moyens de caractérisation : Microscopies : Optique, Infra rouge, acoustique (SAM), électronique (SEM), tests électriques sous pointes, AFM. -Bureautique

Bac + 4 / 5

Postuler
Postuler
Mon email
En cliquant sur « Continuer », vous acceptez notre Politique de confidentialité et nos conditions d’utilisation et acceptez de recevoir des alertes emplois liées à ce poste. (Vous pouvez vous désabonner à tout moment) Voir ici
Continuer
Formulaire de candidature